嵌入式基于芯片的集成电路用标准可试性方法

[中文适用范围]： IEEE Std 1500 为包含嵌入式不可合并核心的集成电路 (IC) 开发了一种标准的可测试性设计方法。该方法独立于 IC 或其各个嵌入式内核的底层功能。该方法为此类 IC 的测试提出了必要的要求，同时允许来自不同来源的内核轻松互操作。 [外文原描述]： Defines a mechanism for the test of core designs within a system on chip (SoC).This mechanism constitutes a hardware architecture and leverages the core test language (CTL)to faciliate communication between core designers and core integrators.